答案参考说明：本题目答案来自网络整理或转载，具体答案请以官网为准。
答案参考说明：本题目答案来自网络整理或转载，具体答案请以官网为准。
：一个基本总线周期中包括4个时钟周期。
T1：CPU往地址/数据复用总线送地址信息，指出要寻址的内存单元或外设端口地址。 T2：撤消地址，总线低16位准备传输数据(呈高阻态)，高4位输出本总线周期状态信息(中断允许否，段寄存器名等)
T3：数据送上地址/数据复用总线，进行读写。 T4：总线周期结束。
当外设或存储器速度较慢时，不能在规定的时间送出或写完数据，外部会通过Ready信号送低电平，通知CPU”数据未准备好”，CPU在T3状态的开始就采样Ready，如为低则在总线周期的T3之后插入一个或多个TW等待周期(进入TW而不进入T4)，以延长总线周期的长度。当CPU受到Ready上的“准备好”信号后，会自动脱离TW而进入T4状态。